硬件和射频工程师

 找回密码
 立即注册
收藏本版 |订阅

Cadence Allegro 今日: 0|主题: 29616|排名: 35 

作者 回复/查看 最后发表
allegro交互式问题 wbohhbjsuj968 2014-7-29 2128 owfodbj 2014-8-3 21:37
PCB的制作流程里是不是少了阻焊啊?见图 深白色 2014-7-16 5112 深白色 2014-8-3 19:51
元器件丝印层的问题 小丸子爱花轮 2014-8-1 5129 zhbohjuozubo29 2014-8-3 17:56
ddr3,在allegro中具体怎样设置各种拓扑呢? 溶冰 2013-9-27 5256 bmmfhso小菜 2014-8-3 14:46
PCB叠层结构经验谈  ...2 憨仔 2009-4-12 12195 suowfosmz 2014-8-3 09:38
SPB16.6 32号补丁问题 mffobozff 2014-8-2 290 mffobozff 2014-8-2 22:13
cadence导出的封装包含中间层怎么办 云上华仙 2014-8-1 270 云上华仙 2014-8-1 19:52
allegto 转PADS遇到一个问题 mfoh996928 2014-8-1 258 mfoh996928 2014-8-1 16:30
ALLEGRO转PADS ,高手进来帮忙看看 TANGCHENGRUBY 2014-4-21 4114 mfoh996928 2014-8-1 16:03
Hotfix_SPB16_60_032_补丁发布 wbohzf_928 2014-7-31 9154 qmq_mdu 2014-8-1 14:23
请教各位老师 在制作封装的时候如果有某一块只想挖空,不做焊盘 那么怎么制作 dfwjm948 2014-7-21 10214 dfwjm948 2014-7-31 21:23
cam350如何打开rou文件 soswfmdomf 2014-7-29 2134 笨笨猪 2014-7-31 16:11
求助:allegro 15.7中如何修改网络名称? 羽族 2011-7-30 5108 mjmjzjhu 2014-7-31 10:58
allegro16.6 補丁031 Package問題 bhozb 2014-7-30 292 zhzzhz 2014-7-31 09:57
怎么取消已高亮的NC PIN 吴家老三 2014-7-30 2144 吴家老三 2014-7-31 09:48
从capure cis里导出design cache里的元件和图中的不一样 fbd99 2012-12-19 169 hbobo2666 2014-7-30 22:34
高速差分线到底是走外层好还是走内层好? zjzjo 2014-7-30 6142 b44948294 2014-7-30 19:55
在哪层画线,在所有走线层都隔开? soswfmdomf 2014-7-30 490 bmmfhso小菜 2014-7-30 14:36
cadence16.6 capture 修改reference后带下划线,何解? mjohmbohjj 2014-7-25 8240 mjohmbohjj 2014-7-30 13:33
请问xent和pin pair  ...2 bmmfhso小菜 2014-7-29 14677 bmmfhso小菜 2014-7-30 11:03
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|硬件和射频工程师  

GMT+8, 2018-1-17 17:07 , Processed in 0.186984 second(s), 14 queries .

Powered by Discuz! X3.2

CoprRight © 20011-2014 hwrf.com.cn

返回顶部 返回版块