硬件和射频工程师

 找回密码
 立即注册
查看: 323|回复: 2

PDN设计中目标阻抗及频率的定义

[复制链接]
发表于 2014-9-14 19:46:00 | 显示全部楼层 |阅读模式
我目前设计芯片时,碰到了目标阻抗的定义问题,再次请教大家:
1、一般都以最大电流的1/2最为目标阻抗,但事实上存在设计过度,如何才能使目标阻抗与芯片实际的工作范围一致,各位是否有好的办法?
2、目标阻抗的截止频率到底应该看到多少?1GHz?
3、从高通相关的资料看,一般目标阻抗分3档,不清楚频率及目标阻抗时如何定义的?
回复

使用道具 举报

发表于 2014-9-15 10:01:00 | 显示全部楼层
LZ,
1. 因为考虑峰值电流的问题,所以目标阻抗设计为最大电流的1/2,对于电流的设计,一般采用较为保守的方式。
2.目标阻抗的频率范围,主要看你的电源供给谁,该被供给的模块工作频率。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2014-9-15 12:54:00 | 显示全部楼层
1、随着芯片主频增加,电流越来越大,如果还是1/2设计,阻抗会变的困难;
是否有办法可以测量芯片的工作电流,定义一个更合理的阻抗; 我们测试芯片阻抗曲线发现与1/2电流要求阻抗差挺多的,但芯片在各种情况下还是稳定工作的;
2、例如我供给cpu(频率是1.8GHz),频率就看到1.8GHz。 有细化吗?
例如高通:
dc to 10hz 11mohm, 10hz to 10mhz 104mohm ,10mhz to 500mhz 250mohm
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

Archiver|手机版|小黑屋|硬件和射频工程师  

GMT+8, 2018-6-22 23:29 , Processed in 0.300015 second(s), 22 queries .

Powered by Discuz! X3.2

CoprRight © 20011-2014 hwrf.com.cn

快速回复 返回顶部 返回列表